Kursutbud

Kursdatum och ort    Anmälan och priser

Altera-kurser (1-4 dagar) 
Länk till vårt utbud på Altera-kurser!

SystemVerilog för konstruktion och verifiering (4 dagar) 
Denna kurs lär ut hur man konstruerar och verifierar i SystemVerilog! Förkunskapskrav: Grunderna i VHDL.
1.5 dagar konstruktion och 2.5 dagar verifiering. En viktig del av det nya språket SystemVerilog är verifiering. Stor vikt läggs också på detta i kursen t.ex. interfaces, TLM, coverage, randomization, queues, classes och SVA mm. Perfekt kurs för ASIC/FPGA konstruktörer att ta steget till att konstruera och/eller verifiera i SystemVerilog.

VHDL för konstruktion (4 dagar, grundkurs)
Grundkursen ger deltagarna, förutom gedigen teoretisk VHDL-kunskap, också en förståelse för vad olika VHDL-kommandon resulterar i för slags logik. Vi konstruerar bl.a. en 8-bitars CPU sista dagen.

Verilog för konstruktion (3 dagar, grundkurs)
Grundkursen ger deltagarna, förutom gedigen teoretisk Verilog-kunskap, också en förståelse för vad olika Verilog-kommandon resulterar i för slags logik.

Avancerad VHDL-konstruktion/kodning(4 dagar, fortsättningskurs)
Kursen lägger bl.a. stor vikt på area- och timing avvägningar/optimeringar, avancerad VHDL-konstruktion samt implementation av DSP funktioner i VHDL/FPGAer.

Distanskurs i FPGA-konstruktion (1-4 dagar) 
Företagskurs i VHDL + FPGA-konstruktion på 50% distans + kvälls eller helgföreläsningar. Från ca SEK 7.000/person + grundavgift. Kontakta oss för mer info.

HW/SW Systemkonstruktion i FPGA (3 dagar, grundkurs, NY 2009)
Lär dig HW/SW systemkonstruktion i FPGAer! Kursen lär ut hur man gör HW/SW systemkonstruktion med Alteras verktyg Quartus II och SOPC Builder inkl. NIOS II mm. Under laborationerna kommer deltagarna göra flertalet System on Chip lösningar med NIOS II, IP-komponenter mm och ladda ner dessa till ett utvecklingkort.

Altera, Designing with Quartus II (1 dag, grundkurs) 
Deltagarna lär sig att använda Alteras verktyg (Quartus II) för att sätta constraints, analysera resultatet mm.